Článek – VHDL – 8bit čítač/counter

Novinky19.01.2014
Autor: Petr Šrámek

Další příklad kódu ve VHDL pro FGPA. Tentokrát 8bitový čítač/counter. Jsou zde dva zdrojové kódy (i testbenche), u kterých je vysvětlen rozdíl mezi podmínkama na vstupu „reset“. Článek je doplněn o dva obrázky vysvětlující každou situaci.

https://chiptron.cz/articles.php?article_id=49

Sdílejte článek:
Ukaž světu,
že jsi Maker!
Koupit tričko
Kafe pro Chiptrona
Dodej energii dalšímu článku

Související články

VHDL – 8bit čítač/counter

Články19.01.2014

Další příklad kódu ve VHDL pro FGPA.

Domácí RADAR? AERIS-10 s dosahem až 20 km.

Aeris-10
Novinky13.04.2026

Když se řekne radar, většina lidí si představí kovovou mísu na střeše letiště nebo obří vojenskou instalaci obklopenou ostnatým drátem. Projekt AERIS-10 (zkratka z Array Electronic Radar with Integrated System) se pouští do vývoje vlastního, domácího, radaru – a všechno dává k dispozici…

VHDL – 8bitový klopný obvod D

Články30.11.2013

Další příklad kódu ve VHDL pro FGPA.

VHDL – hradlo AND

Články28.10.2013

Jazyk VHDL je úplně jiný než kterýkoli jiný jazyk používaný v mikrokontrolérech.

Článek – VHDL – hradlo AND

Novinky28.10.2013

FPGA jsou velmi rychlé a moderní obvody , které nacházejí uplatnění ve velkém množství aplikací díky své flexibilitě, rychlosti a možnostech.

Trendy