VHDL – 8bit čítač/counter

Další příklad kódu ve VHDL pro FGPA. Tentokrát 8bitový čítač/counter

Budou zde zobrazeny dva zdrojové kódy, v prvním je podmínka:

if (reset =’1′) then

to znamená, že čítač bude v resetu, dokud bude vstup „reset“ v logické 1.

Ve druhém příkladu je tato podmínka upravena:

if (reset =’1′ AND reset’event) then

to znamená, že reset vyresetuje čítač pouze tehdy, pokud bude vstup „reset“ v logické 1 A ZÁROVEŇ nastane na tomto vstupu změna stavu.

Obě tyto podmínky vysvětlují i obrázky ze simulace.

První příklad:

counter.vhd

counter_tb.vhd

Druhý příklad:

counter.vhd

counter_tb.vhd

Sdílejte článek:

Související články

Další příklad kódu ve VHDL pro FGPA.

Jazyk VHDL je úplně jiný než kterýkoli jiný jazyk používaný v mikrokontrolérech.

Další příklad kódu ve VHDL pro FGPA.

Vývojové kity/desky (nebo také development board) jsou velmi populární a každý den nějaký přibude.

Máte pásek s desítkami součástek a potřebujete je přepočítat? Ano, stačí vám pravítko a změřit počet součástek na určité délce, ale spolehlivé a rychlé to určitě není.